硬件设计相关

• 芯片的GPIO45脚需要保证上电时不被外部电路拉高；
• S3的R8系列芯片内封了八线PSRAM，八线PSRAM会占用GPIO33-GPIO37脚，因此使用R8系列芯片设计时不能使用GPIO33-GPIO37脚。
• 芯片上电时CHIP_PU脚需要延迟50us再上电，因此CHIP_PU脚必须外加一个RC延迟电路来满足时序，推荐RC延迟电路的电阻使用10K，电容使用1uf。

• 芯片的GPIO12脚需要保证上电时不被外部电路拉高。
• ESP32芯片有内封或外挂PSRAM时GPIO16脚需要加上拉电阻。
• 芯片上电时CHIP_PU脚需要延迟50us再上电，因此CHIP_PU脚必须外加一个RC延迟电路来满足时序，推荐RC延迟电路的电阻使用10K，电容使用1uf。

• 芯片的GPIO45脚需要保证上电时不被外部电路拉高；
• 芯片上电时CHIP_PU脚需要延迟50us再上电，因此CHIP_PU脚必须外加一个RC延迟电路来满足时序，推荐RC延迟电路的电阻使用10K，电容使用1uf。

​ 新模组没有烧录过固件导致模组Flash里没有有效固件因此模组不能正常启动，此时模组内部定时器会每隔几秒触发一次复位重启。每次重启时，USBSerialJTAG 外设都会重新初始化，在 PC 上就表现为 USB 串口周期性“连接 → 断开 → 再连接…，因此模组第一次使用USB烧录时需要先拉低BOOT脚再上电，让模组进入下 载模式，此时可以进行固件烧录，烧录完成后再启动USB串口就不会再“断断续续”了。

ESP32 模组连接以太网时，RMII 接口使用的是固定管脚，其中 GPIO0 既是 BOOT 脚，也是 RMII 接口的 TX_CLK 脚。

如果模组与 PHY 芯片同时上电，GPIO0 可能会被拉低，导致模组进入下载模式。因此设计时需要重点关注 ESP32 模组与 PHY 芯片之间的上电时序。

建议通过 ESP32 模组的 GPIO 去控制 PHY 芯片的使能脚，避免两者同时上电引发启动异常。

ESP32 使用 SDIO 接口连接 SD 卡时，建议使用 GPIO2、GPIO4、GPIO12 至 GPIO15。

其中 GPIO12 是特殊功能引脚，芯片上电时会影响 VDD_SPI 输出电压。如果 GPIO12 在上电期间被外部电路拉高，可能导致 SPI Flash 供电异常，从而引起启动失败。

解决方法是在软件中关闭 GPIO12 对 VDD_SPI 的控制功能，例如通过 eFuse 或启动阶段配置处理，确保 SD 卡接口电路不会干扰芯片启动时序。

ESP32-P4 通过 FB_DCDC 引脚对外部 DCDC 电路进行闭环反馈控制。FB_DCDC 引脚的输出电压由 VDD_DCDCC 引脚的输入电源供电。如果外部 DCDC 输入电源与 VDD_DCDCC 不一致，反馈控制回路的参考电压也会出现差异，从而降低电压调节的精度和稳定性。

外部 DCDC 电路的输入电源应与 ESP32-P4 的 VDD_DCDCC 使用同一电源，避免因输入电压差异产生反馈调节误差。

Strapping 引脚时序包含两个关键参数：

• 建立时间：拉高 CHIP_PU/EN 激活芯片前，电源轨达到稳定所需的时间。
• 保持时间：CHIP_PU/EN 拉高后，芯片读取 Strapping 值所需的时间。在此之后，Strapping 引脚才会作为普通 IO 使用，该过程通常需要 1 ms 至 3 ms。

进入烧录模式时，需要保持 BOOT 为低电平，并使 RESET 产生一次由低到高的翻转。所有 Strapping 引脚都带有锁存器，芯片在系统复位时采样并保存这些引脚的状态；锁存后的状态会一直保持到芯片掉电或关闭，无法通过改变引脚电平直接更新。

因此，当 Strapping 引脚状态发生变化后，必须重新翻转 RESET，使芯片在复位过程中重新采样。具体参数请参考 ESP32-C3 技术规格书 中的 Strapping 引脚时序说明。